功率MOSFET的工作原理：截止：漏源極間加正電源，柵源極間電壓為零。P基區與N漂移區之間形成的PN結J1反偏，漏源極之間無電流流過。導電：在柵源極間加正電壓UGS，柵極是絕緣的，所以不會有柵極電流流過。但柵極的正電壓會將其下面P區中的空穴推開，而將P區中的少子—電子吸引到柵極下面的P區表面，當UGS大于UT（開啟電壓或閾值電壓）時，柵極下P區表面的電子濃度將超過空穴濃度，使P型半導體反型成N型而成為反型層，該反型層形成N溝道而使PN結J1消失，漏極和源極導電。值得一提的是采用平面式結構的功率MOSFET也并非不存在，這類元件主要用在高級的音響放大器中。平面式的功率MOSFET在飽和區的特性比垂直結構的MOSFET更好。垂直式功率MOSFET則取其導通電阻（turn-on resistance）非常小的優點，多半用來做開關切換之用。MOSFET的柵極選擇電性良好的導體，多晶硅在經過重摻雜之后的導電性可以用在MOSFET的柵極上。太倉DUAL P-CHANNELMOSFET晶體管

不同耐壓的MOSFET，其導通電阻中各部分電阻比例分布也不同。如耐壓30V的MOSFET，其外延層電阻單為 總導通電阻的29%，耐壓600V的MOSFET的外延層電阻則是總導通電阻的96.5%。由此可以推斷耐壓800V的MOSFET的導通電阻將幾乎被外 延層電阻占據。欲獲得高阻斷電壓，就必須采用高電阻率的外延層，并增厚。這就是常規高壓MOSFET結構所導致的高導通電阻的根本原因。增加管芯面積雖能降低導通電阻，但成本的提高所付出的代價是商業品所不允許的。引入少數載流子導電雖能降低導通壓降，但付出的代價是開關速度的降低并出現拖尾電流，開關損耗增加，失去了MOSFET的高速的優點。以上兩種辦法不能降低高壓MOSFET的導通電阻，所剩的思路就是如何將阻斷高電壓的低摻雜、高電阻率區域和導電通道的高摻雜、低電阻率分開解決。如除 導通時低摻雜的高耐壓外延層對導通電阻只能起增大作用外并無其他用途。這樣，是否可以將導電通道以高摻雜較低電阻率實現，而在MOSFET關斷時，設法使這個通道以某種方式夾斷，使整個器件耐壓單取決于低摻雜的N-外延層。蘇州MOSFET失效分析降低高壓MOSFET導通電阻的原因：不同耐壓的MOSFET，其導通電阻中各部分電阻比例分布也不同。

 在絕緣層和柵極界面上感應出正電荷，而在絕緣層和P型襯底界面上感應出負電荷。這層感應的負電荷和P型襯底中的多數載流子（空穴）的極性相反，所以稱為“反型層”，這反型層有可能將漏與源的兩N型區連接起來形成導電溝道。當VGS電壓太低時，感應出來的負電荷較少，它將被P型襯底中的空穴中和，因此在這種情況時，漏源之間仍然無電流ID。當VGS增加到一定值時，其感應的負電荷把兩個分離的N區溝通形成N溝道，這個臨界電壓稱為開啟電壓（或稱閾值電壓、門限電壓），用符號VT表示（一般規定在ID=10uA時的VGS作為VT）。當VGS繼續增大，負電荷增加，導電溝道擴大，電阻降低，ID也隨之增加，并且呈較好線性關系，如圖3所示。此曲線稱為轉換特性。因此在一定范圍內可以認為，改變VGS來控制漏源之間的電阻，達到控制ID的作用。由于這種結構在VGS=0時，ID=0，稱這種MOSFET為增強型。另一類MOSFET，在VGS=0時也有一定的ID（稱為IDSS），這種MOSFET稱為耗盡型。它的結構如圖4所示，它的轉移特性如圖5所示。VP為夾斷電壓（ID=0）。

常見的MOSFET設計是以一條直線 通道，兩條和通道垂直的線 源極與漏極，左方和通道平行而且較短的線 柵極，如下圖所示。有時也會將 通道的直線以破折線代替，以區分增強型MOSFET（enhancement mode MOSFET）或是耗盡型MOSFET（depletion mode MOSFET）另外又分為NMOSFET和PMOSFET兩種類型，電路符號如圖所示（箭頭的方向不同）。由于集成電路芯片上的MOSFET為四端元件，所以除了柵極、源極、漏極外，尚有一基極（Bulk或是Body）。MOSFET電路符號中，從通道往右延伸的箭號方向則可表示此元件為N型或是P型的MOSFET。箭頭方向永遠從P端指向N端，所以箭頭從通道指向基極端的為P型的MOSFET，或簡稱PMOS（ 此元件的通道為P型）；反之若箭頭從基極指向通道，則 基極為P型，而通道為N型，此元件為N型的MOSFET，簡稱NMOS。在一般分布式MOSFET元件（discrete device）中，通常把基極和源極接在一起，故分布式MOSFET通常為三端元件。而在集成電路中的MOSFET通常因為使用同一個基極（common bulk），所以不標示出基極的極性，而在PMOS的柵極端多加一個圓圈以示區別（這是國外符號，國標符號見圖）。由于集成電路芯片上的MOSFET為四端元件，所以除了柵極、源極、漏極外，尚有一基極。

硅—二氧化硅接面經過多年的研究，已經證實這兩種材料之間的缺陷（defect）是相對而言比較少的。反之，金屬—絕緣體接面的缺陷多，容易在兩者之間形成很多表面能階，大為影響元件的特性。⒊ 多晶硅的融點比大多數的金屬高，而在現代的半導體制程中習慣在高溫下沉積柵極材料以增進元件效能。金屬的融點低，將會影響制程所能使用的溫度上限。不過多晶硅雖然在過去二十年是制造MOSFET柵極的標準，但也有若干缺點使得未來仍然有部份MOSFET可能使用金屬柵極，這些缺點如下：⒈ 多晶硅導電性不如金屬，限制了信號傳遞的速度。雖然可以利用摻雜的方式改善其導電性，但成效仍然有限。有些融點比較高的金屬材料如：鎢（Tungsten）、鈦（Titanium）、鈷（Cobalt）或是鎳（Nickel）被用來和多晶硅制成合金。這類混合材料通常稱為金屬硅化物（silicide）。加上了金屬硅化物的多晶硅柵極有著比較好的導電特性，而且又能夠耐受高溫制程。此外因為金屬硅化物的位置是在柵極表面，離通道區較遠，所以也不會對MOSFET的臨界電壓造成太大影響。MOSFET的重點參數有：金屬—氧化層—半導體電容。N-CHANNELMOSFET封裝

在一般分布式MOSFET元件中，通常把基極和源極接在一起，故分布式MOSFET通常為三端元件。太倉DUAL P-CHANNELMOSFET晶體管

從名字表面的角度來看MOSFET的命名，事實上會讓人得到錯誤的印象。因為MOSFET里表示“metal”的第1個字母M在當下大部分同類的元件里是不存在的。早期MOSFET的柵極（gate electrode）使用金屬作為其材料，但隨著半導體技術的進步，隨后MOSFET柵極使用多晶硅取代了金屬。MOSFET在概念上屬于“絕緣柵極場效晶體管”（Insulated-Gate Field Effect Transistor,IGFET），而IGFET的柵極絕緣層有可能是其他物質而非MOSFET使用的氧化層。有些人在提到擁有多晶硅柵極的場效晶體管元件時比較喜歡用IGFET，但是這些IGFET多半指的是MOSFET。太倉DUAL P-CHANNELMOSFET晶體管

上海光宇睿芯微電子有限公司致力于數碼、電腦，以科技創新實現***管理的追求。光宇睿芯微電子作為上海光宇睿芯微電子有限公司座落于上海浦東張江高科技園區內，是專業從事半導體過電壓保護器件、功率MOSFT頁件、集成電照的設計與銷售的****，是國內掌握半導體過壓保護器件和集成電路設計的供應商之一。公司產品品種多，覆蓋范圍廣，已廣泛應用于通訊系統的接口保護、手機接口保護、掌上數碼產品接口保護、電源系統的過壓保護、鋰電池的BMS和電機驅動。 的企業之一，為客戶提供良好的MOSFET場效應管，ESD保護器件，穩壓管價格，傳感器。光宇睿芯微電子致力于把技術上的創新展現成對用戶產品上的貼心，為用戶帶來良好體驗。光宇睿芯微電子始終關注數碼、電腦行業。滿足市場需求，提高產品價值，是我們前行的力量。